IT
文:Tobias Mann

インテルCEO、プロセス技術の名称を変更=ナノメートルには意味がないと発言

インテルCEO、プロセス技術の名称を変更=ナノメートルには意味がないと発言

インテルは先月27日、プロセス技術を命名するに当たってトランジスタのゲート幅を基準にするという数十年来の伝統を捨てると発表した。前日の記者会見では、CEOのPat Gelsinger氏がこの慣行について「意味のない比較基準」だと述べていた。

「プロセスノードはもともと、これらのトランジスタゲートの物理的な長さによって命名されていました」と氏。1997年に歪みシリコンが登場し、2011年にはFinFETが開発されて以降、この命名法ではチップの性能が他と比較して優れているのか劣っているのかを表すことができなくなったとした。

「このごろは、業界で使われているさまざまな命名規則やナンバリング方式は、当社のものも含め、もはや何か特定の測定値を表すものではなく、どのように電力効率と性能の最適なバランスを実現しているのかの全体像を示すものにもなっていません」とGelsinger氏は言う。

 

インテル、新しいブランディングでは明確さを追求

このため、インテルはこの慣行を正式に廃止し、プロセスノードの相対的な性能をより正確に反映する新しいブランディングを採用することにした。

今回の発表は、インテルがTSMC(台湾セミコンダクター・マニュファクチャリング)やサムスン電子といった競合ファウンドリ企業に後れを取り続けるなかで行われた。両社は2022年後半には3 nmチップの製造を開始すると予想されている。

インテルの次世代プロセッサー・ファミリー「Alder Lake」「Sapphire Rapids」に使用予定の製造プロセス「10 nm Enhanced Super Fin」は、今後「Intel 7」に名称変更される。

インテルの技術開発担当SVP兼GM、Ann Kelleher氏によると、Intel 7では第1世代の「10 nm Super Fin」プロセスに比べ、ワットあたりの性能が10%から15%向上するという。

インテルは新しい命名方式をこのようにした理由について詳しく説明していないが、「Intel 7」というブランディングはライバルの米AMDが利用しているTSMCの7 nmプロセスとの比較を誘うものだ。

「これは1ノード分の性能向上に相当します」とKelleher氏は言う。「ですから、このノードが競争力のある性能を提供できることをお客様に理解していただくために、Intel 7は適切な名称であると考えています」

一方、インテルの不運な7 nmプロセスは、2023年の正式リリース時には「Intel 4」という名称になる。同プロセスは昨年に12ヶ月の延期が発表され、かなりの波乱を呼んでいた。

リリースのタイミングは、AMD社の5 nmプロセス「Zen 4」プロセッサのリリースにわずかに後れる形になる。AMD社のロードマップによれば、Zen 4は2022年末にリリースの予定だ。

Intel 4の後には「Intel 3」が控えている。Kelleher氏によると、プロセスノードの縮小というよりも前世代の改良に近いものになるという。また、初期のテストでは「Intel 4に比べてワット当たりのトランジスタ性能が約18%向上する」という結果が出ているとした。

 

「オングストローム時代」に突入

インテルは、2024年の「Intel 20A」を皮切りに、「オングストローム時代」の第1世代のチップでは測定値に基づく命名法に戻すことを計画している。オングストロームとは1 nmの10分の1の長さを表す測定単位だ。

Intel 20Aはインテル製チップとして初めて裏面電源配線を使用し、インテルがRibbonFETと呼ぶアーキテクチャ「GAA(Gate-All-Around)トランジスタ」を採用する予定だ。

インテルのロジック技術開発担当SVP、Sanjay Natarajan氏は次のように説明する。「従来の相互接続技術では、トランジスタ層の上で接続します。電源線と信号線が混在することで配線の非効率性が生じ、性能と消費電力の両方に影響をきたしていました」。「当社の解決策は、電源線をウェハー裏面、トランジスタ層の下に配置するという斬新なプロセスです」

一方、RibbonFETでは、チャネル内にトランジスタゲートを垂直にスタックする新しいトランジスタ配置を採用し、一定のダイサイズでより高い演算密度を実現する。これはIBMが今年2 nmのプロセスノードを実現したのと同じ技術だ。

Intel 20Aの後には、2025年に「Intel 18A」と呼ばれる改良世代が続く予定だ。

2025年以降は、電気パッケージングから、シリコンフォトニクスを活用した光パッケージング技術に重点を移していくとしている。

https://www.sdxcentral.com/articles/news/intel-ceo-calls-nanometers-meaningless-rebrands-process-tech/2021/07/

Tobias Mann
Tobias Mann Editor

Tobias Mann is an editor at SDxCentral covering the SD-WAN, SASE, and semiconductor industries. He can be reached at tmann@sdxcentral.com

Tobias Mann
Tobias Mann Editor

Tobias Mann is an editor at SDxCentral covering the SD-WAN, SASE, and semiconductor industries. He can be reached at tmann@sdxcentral.com

記事一覧へ