6月8日から12日にかけて、半導体研究の国際学会「IEEE VLSIシンポジウム2025」が京都市で開催された。韓国から参加した半導体メーカー、SKハイニックスがDRAM技術の新たなロードマップを提示している。現在のDRAM技術ではスケーリングに限界があり、性能と集積度の向上が見込める「4F2 VGプラットフォーム」への移行を考えているという。

同シンポジウムでは、CTO（最高技術責任者）のCha Seon Yong（チャ・ソンヨン）氏が「Driving Innovation in DRAM Technology: Towards a Sustainable Future（DRAM技術の革新を推進：持続可能な将来に向けて）」と題した基調講演を行った。既存技術の枠組みの下では、性能や容量を向上させることがますます難しくなってきたと述べている。

講演では、4F2 VGを採用する理由についても語られた。セル面積を削減し、垂直ゲート構造によって速度と効率を上げられる技術だという。さらに、将来のメモリソリューションに不可欠とされる3D DRAM技術の活用も目指すとしている。業界では積層によるコスト増が懸念されているものの、技術を向上させていけばこれを解決することは可能だと指摘した。

チャ氏は、DRAM技術の歴史について過去にも微細化の限界と思われた壁を越える進展が何度もあったことに触れ、技術的限界を克服していくためには絶え間ない革新と業界内の連携が重要だと強調している。シンポジウムの最終日には、同社の次世代DRAMタスクフォースを担当しているバイスプレジデントのJoodong Park（チョドン・パク）氏が登壇し、VGとウェーハボンディング技術がDRAMの電気特性に及ぼす影響に関する研究発表を行った。

SK hynix presents future DRAM technology roadmap at IEEE VLSI 2025